Il PIC64-HPSC di Microchip compie un passo concreto verso il calcolo spaziale di nuova generazione. Nell’aggiornamento del 27 ottobre 2026, il produttore comunica i primi risultati di caratterizzazione alle radiazioni della variante PIC64-HPSC1000-RH e l’avanzamento delle valutazioni da parte dei clienti. Per chi sviluppa sistemi embedded, il punto di interesse è l’integrazione fra elaborazione multicore RISC-V, gestione dei guasti e comunicazioni di bordo.
La famiglia era stata presentata il 9 luglio 2024. La notizia attuale riguarda quindi la maturazione della piattaforma. Per leggerla correttamente bisogna distinguere architettura, risultati sperimentali e requisiti della singola missione.
I punti tecnici della notizia
- Calcolo: otto core applicativi SiFive X280 a 64 bit, affiancati da controller dedicati al sistema e alla sicurezza.
- Radiazioni: primi test TID a 200 krad(Si) e prove SEL a 78,2 MeV·cm²/mg sul PIC64-HPSC1000-RH, nelle condizioni indicate dal produttore.
- Sviluppo: silicio e kit in valutazione presso clienti del programma Early Access; l’integrazione in un sistema di volo richiede ancora verifiche specifiche.
Che cosa dimostrano i risultati annunciati
Il comunicato Microchip del 27 ottobre riporta anche il funzionamento del controller di sistema durante le prove SEE completate fino a quel momento, senza errori non corretti né necessità di reset esterni. Il perimetro è preciso: riguarda quel blocco e quella campagna di prove. Non equivale a dimostrare l’assenza di errori su ogni sottosistema, con qualsiasi carico software o ambiente radiativo.
Il valore dei risultati sta nel passaggio dal progetto al comportamento misurato sul silicio. Per valutare una missione servono però i rapporti completi: campioni e lotti, tensioni, temperature, condizioni di polarizzazione, carichi di lavoro, dosimetria e criteri di accettazione.
Dentro l’architettura: otto core applicativi, dieci core complessivi
Nonostante il nome PIC, il PIC64-HPSC è una MPU RISC-V a 64 bit. Il complesso applicativo comprende otto SiFive Intelligence X280 con estensioni vettoriali; un ulteriore core gestisce il sistema e un controller separato presidia la sicurezza. Questo spiega perché la pagina di prodotto parla di dieci core complessivi, mentre le specifiche del calcolo applicativo ne indicano otto.
La brochure tecnica DS00005391D indica frequenze fino a 1 GHz e diverse modalità di organizzazione dei core e delle cache. La distinzione funzionale conta: elaborare immagini, sorvegliare il sistema e proteggere le chiavi sono compiti con requisiti diversi, anche quando convivono nello stesso dispositivo.
Elaborazione vettoriale e prestazioni: come leggere i numeri
Alla presentazione della famiglia, Microchip indicava fino a 2 TOPS in int8 o 1 TFLOPS in bfloat16 per operazioni vettoriali di moltiplicazione di matrici sull’insieme degli otto core. Sono valori riferiti a precisioni e operazioni specifiche. Non rappresentano la velocità di qualsiasi algoritmo né una misura delle prestazioni di un’intera applicazione di bordo.
La valutazione progettuale deve includere trasferimenti, accessi alla memoria, sincronizzazione, sistema operativo e consumo. Un classificatore può beneficiare del calcolo vettoriale; una catena dominata da acquisizione e I/O può restare limitata dalla banda. Per scegliere la configurazione serve misurare latenza, energia e correttezza sul carico reale, comprese le condizioni di guasto.
Approfondimento scientifico: che cosa colpisce l’elettronica nello spazio
Secondo la documentazione NASA sulla Radiation Hardness Assurance, l’ambiente comprende particelle intrappolate nei campi magnetici planetari, eventi di particelle solari e raggi cosmici galattici. Orbita, inclinazione, durata e schermatura modificano l’esposizione: due satelliti indicati genericamente come “LEO” possono avere profili radiativi molto diversi.
Occorre separare almeno tre fenomeni: dose ionizzante totale, danno da spostamento del reticolo ed effetti da singolo evento. Un componente può comportarsi bene rispetto a uno di essi e richiedere ulteriori mitigazioni rispetto agli altri. Come chiarisce anche l’approfondimento ESA sui circuiti resistenti alle radiazioni, le proprietà del processo e le tecniche di progetto incidono sulla risposta del circuito. L’ISA RISC-V definisce le istruzioni eseguibili: da sola non conferisce resistenza alle radiazioni.
TID: 200 krad(Si) significa dose assorbita nel silicio
La Total Ionizing Dose descrive l’energia ionizzante assorbita per unità di massa. Nei dispositivi MOS, carica intrappolata negli ossidi e stati alle interfacce possono modificare tensioni di soglia, correnti di perdita e margini elettrici. Il comportamento dipende anche da tecnologia, dose rate, temperatura, polarizzazione e fenomeni di ricottura, o annealing.
La relazione fisica e la conversione delle unità sono:
D = energia assorbita / massa
1 rad = 0,01 Gy = 0,01 J/kg
200 krad(Si) = 2.000 Gy(Si) = 2 kGy(Si)La sigla (Si) identifica il materiale di riferimento. Questi valori descrivono l’assorbimento nel silicio e non vanno confusi con una dose biologica equivalente in sievert. Un riferimento per le unità è il materiale NASA GSFC sulla caratterizzazione radiativa.
La documentazione di famiglia distingue 100 krad(Si) con prove fino a 200 krad per la variante RH. L’annuncio del 2026 documenta un primo risultato di caratterizzazione a 200 krad(Si): convertirlo automaticamente in una nuova dose garantita di esercizio cancellerebbe la distinzione fra prova sperimentale e specifica del componente.
SEE e SEL: perché il LET non è la dose totale
Una singola particella può generare carica sufficiente a perturbare un nodo del circuito. Un SEU può alterare un bit; un SET produce un transitorio; un SEL può innescare una conduzione parassita persistente ad alta corrente. L’esito dipende dal dispositivo e dalle protezioni: un latch-up può richiedere l’interruzione dell’alimentazione e diventare distruttivo se la corrente non viene gestita.
Il Linear Energy Transfer, nella forma normalizzata alla densità usata nelle prove sui componenti, descrive l’energia depositata lungo la traccia della particella:
LET = −(1 / ρ) · dE/dx
unità: MeV·cm²/mgDi conseguenza, 78,2 MeV·cm²/mg non è una dose accumulata, né l’energia totale di un generico ione. Il risultato SEL citato da Microchip vale nel perimetro sperimentale dichiarato. Per confrontare due componenti bisogna conoscere anche specie ed energia degli ioni, penetrazione, angolo d’incidenza, temperatura, tensione e fluenza. La documentazione ECSS consultabile tramite SPENVIS distingue questi effetti e introduce la sezione d’urto come misura della suscettibilità.
Dalla prova al rischio di missione: sezione d’urto e statistica
La sezione d’urto σ esprime la suscettibilità a un determinato effetto, tipicamente in cm² per dispositivo o per bit. Per gli ioni pesanti viene spesso descritta in funzione del LET. Un modello semplificato del tasso di eventi combina questa risposta con il flusso differenziale previsto dietro la schermatura:
R ≈ ∫ σ(L) · φ(L) dL
N atteso ≈ R · durataQui L è il LET e φ(L) è il flusso differenziale coerente con il modello adottato. È una spiegazione del metodo, non un calcolo sul PIC64-HPSC: mancano le curve complete e il profilo di missione. Per protoni e altri meccanismi possono servire modelli in energia e contributi separati.
Anche l’espressione “zero eventi osservati” richiede attenzione statistica. In un modello di conteggio di Poisson, con rilevazione ideale e zero eventi durante una fluenza F, il limite superiore unilaterale al 95% è:
P(0 eventi) = exp(−μ)
μ95 = −ln(0,05) ≈ 3
σ95 ≈ 3 / FQuesta derivazione mostra perché l’assenza di eventi osservati pone un limite alla suscettibilità e non ne dimostra il valore nullo. Senza fluenza, copertura del monitoraggio e configurazione della prova non si può ricavare un tasso numerico affidabile dall’annuncio.
RH, RT ed Engineering Model: scegliere la variante giusta
La pagina ufficiale della famiglia distingue dispositivi radiation-hardened e radiation-tolerant con destinazioni applicative differenti. La tabella riassume i valori di famiglia; il risultato del 27 ottobre riguarda specificamente la variante RH.
| Variante | Impiego indicativo | Dati radiativi riportati |
|---|---|---|
| PIC64-HPSC1000-RH | MEO, GEO, spazio profondo | TID 100 krad(Si), prove fino a 200 krad; SEL circa 78 MeV·cm²/mg nella documentazione di famiglia. |
| PIC64-HPSC1100-RT | LEO e applicazioni New Space | TID 50 krad(Si); SEL 42 MeV·cm²/mg. |
| Engineering Model | Sviluppo e laboratorio | La tabella di prodotto non assegna valori TID o SEL applicabili al volo. |
La somiglianza dell’ambiente software facilita lo sviluppo, ma non rende intercambiabili modelli da laboratorio e componenti destinati alla missione. Occorre verificare condizioni garantite, stato di qualifica e documentazione del preciso codice ordinabile.
Affidabilità del sistema: lockstep, ECC e isolamento
Il white paper tecnico Microchip descrive più livelli di protezione: coppie di core configurabili in Dual-Core Lockstep, partizionamento hardware WorldGuard, protezioni ECC e correzione degli errori sulle interfacce di memoria, con funzioni di scrubbing.
In lockstep, due core eseguono in modo accoppiato e una discrepanza può segnalare un guasto. Questo offre rilevazione, ma non identifica automaticamente quale risultato sia corretto e non sostituisce una strategia di recupero. Le coppie impegnate nella ridondanza non costituiscono altrettante unità indipendenti per il throughput applicativo.
L’ECC corregge le classi di errore previste dal codice e dalla configurazione della memoria. Lo scrubbing controlla e riscrive periodicamente i dati corretti per limitare l’accumulo di errori. L’isolamento hardware contiene gli accessi fra domini; il rispetto delle scadenze richiede inoltre analisi di scheduling, arbitraggio e contesa delle risorse condivise.
Queste funzioni vanno inserite in un’architettura di Fault Detection, Isolation and Recovery. La NASA sottolinea nelle raccomandazioni NESC sui SEE la necessità di modellare sia gli effetti irreparabili sia gli errori recuperabili e i relativi tempi di ripristino. Un sistema che riparte deve anche recuperare uno stato operativo coerente.
Reti di bordo e autonomia: il dato deve arrivare ai core
Il progetto integra Ethernet TSN, SpaceWire, PCIe Gen 3 e supporto CXL 2.0. Il valore di 240 Gbit/s indicato per lo switch Ethernet è una capacità aggregata interna: non rappresenta la velocità di una singola porta. RoCEv2 è previsto per trasferimenti a bassa latenza con minore coinvolgimento della CPU. Sono caratteristiche che collegano il calcolo ai sensori e agli eventuali acceleratori.
Un esempio progettuale è una catena di osservazione della Terra: acquisizione, calibrazione, selezione delle regioni utili, compressione e preparazione dei dati da trasmettere. Elaborare localmente può ridurre i dati inviati a terra. I benefici effettivi dipendono però dall’algoritmo, dalla qualità scientifica richiesta e dall’energia disponibile: una riduzione dei byte non garantisce da sola un risultato migliore.
Che cosa cambia per chi sviluppa firmware e software di missione
La piattaforma di valutazione e il BSP permettono di avviare lo sviluppo prima della scheda definitiva. La documentazione dell’Evaluation Platform descrive una struttura modulare con scheda base, espansioni e daughter card. L’ecosistema ufficiale comprende Linux, RTEMS e hypervisor. Il supporto dichiarato va verificato rispetto alle versioni realmente consegnate e alle periferiche utilizzate.
Il white paper NASA sull’HPSC descrive anche controllo dell’energia e partizionamento: la potenza di calcolo disponibile cambia in funzione della fase operativa. Per il software questo significa progettare esplicitamente transizioni, priorità e condizioni degradate.
Come percorso di verifica ingegneristica, sono utili cinque attività:
- Definire il comportamento atteso ai guasti. Stabilire quali funzioni devono continuare, quali possono fermarsi e quali richiedono il passaggio a uno stato sicuro.
- Separare carichi e domini. Allocare controllo, comunicazioni ed elaborazione del payload; configurare accessi, DMA, interrupt e budget temporali.
- Misurare oltre la media. Rilevare latenze di picco, perdita di scadenze e consumi durante contesa, correzioni di memoria, timeout e recuperi.
- Iniettare guasti controllati. Provare dati corrotti, periferiche bloccate, reset e interruzioni dei trasferimenti; verificare telemetria, coerenza dello stato e ripartenza. Queste prove verificano la logica di recupero, senza sostituire l’irraggiamento fisico.
- Rendere riproducibile la configurazione. Tracciare BSP, toolchain, immagini di boot, impostazioni ECC e isolamento, insieme ai risultati di ogni prova.
Per approfondire la parte operativa, le competenze in sviluppo firmware embedded e integrazione Linux embedded restano centrali: la disponibilità dell’hardware va accompagnata da un software misurabile, osservabile e recuperabile.
Il significato tecnico di questo avanzamento
I primi risultati sul PIC64-HPSC1000-RH rendono più concreta una piattaforma che riunisce calcolo vettoriale, gestione dei guasti e connettività di bordo. Il passo successivo, per un progetto reale, consiste nel collegare i rapporti di caratterizzazione ai requisiti della missione e nel verificare l’intera catena: processore, memorie, alimentazioni, scheda e software.
La domanda decisiva diventa quindi: quale funzione il sistema continua a svolgere, con quali tempi e quale qualità del dato, quando si verifica un errore? È su questa risposta che si misura il valore della maggiore potenza di calcolo nello spazio.
Fonti tecniche
Le fonti primarie sono collegate nei paragrafi: comunicati e documentazione Microchip, materiali NASA sulla Radiation Hardness Assurance e riferimenti ESA ed ECSS per gli effetti delle radiazioni sui semiconduttori. L’aggiornamento di programma è del 27 ottobre 2026; le specifiche vanno verificate rispetto alla variante e alla revisione applicabili al progetto.
